PAT-NO: JP404177881A

DOCUMENT-IDENTIFIER: JP 04177881 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: June 25, 1992

INVENTOR-INFORMATION: NAME KANEDA, KOICHI NARITA, SATOYASU GOTO, OSAMU IMAGAWA, SHINJI

ASSIGNEE-INFORMATION:
NAME COUNTRY
FUJITSU LTD N/A
KK FUJITSU YAMANASHI ELECTRON N/A

APPL-NO: JP02306656

APPL-DATE: November 13, 1990

INT-CL (IPC): H01L031/10, H01L021/205, H01L029/90, H01L031/107, H01L033/00

US-CL-CURRENT: 257/656

ABSTRACT:

PURPOSE: To improve the crystallinity of an InGaAs and the conditions of the interface between the InGaAs layer and an InP layer by specifying the growth conditions of the InGaAs layer.

CONSTITUTION: An InP first semiconductor layer 21, an InGaAs second semiconductor layer 22 the lattice of which is commensurate with an InP single-crystal substrate 20, and an InP third semiconductor layer 23 are successively grown by crystal growth on the substrate 20. The second semiconductor layer 22 is grown at a crystal growth speed not higher than 2.5μ m/hr and a molar ratio not higher than 2.5× 10<SP>-3</SP> in the gas phase of the compound material of As. Thereby the crystallinity of the InGaAs layer 22 and the conditions of the interface between the InP layer 21 and the InGaAs layer 22 can be improved, the dark current of an APD and a PIN photodiode can be reduced by their multiplier action, and a high-efficiency semiconductor laser device can be obtained.

COPYRIGHT: (C)1992, JPO& Japio

平4-177881 ⑫ 公 開 特 許 公 報 (A)

3 Int. Cl. 5

識別記号

庁内整理番号

(3)公開 平成4年(1992)6月25日

H 01 L 31/10

7630-4M H 01 L 31/10 7630-4M

A B ※

審査請求 未請求 請求項の数 3 (全7頁)

半導体装置の製造方法 64発明の名称

> 阿 平2-306656 20特

22出 願 平2(1990)11月13日

⑩発 明 者 \blacksquare 金

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 里 \blacksquare 安 個発 明 者 成

山梨県中巨摩郡昭和町紙漉阿原1000番地 株式会社富士通 修 @発 明 者 後

山梨エレクトロニクス内

神奈川県川崎市中原区上小田中1015番地 ⑪出 願 人 富士通株式会社

株式会社富士通山梨エ 会出

山梨県中巨塵郡昭和町紙渡阿原1000番地

レクトロニクス

弁理士 伊東 外2名 個代 理 人 忠彦

最終頁に続く

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- (1) In P 単結晶基板 (20)上に、少なくと も I n P の第 1 の半導体層 (21)、該差板 (20)と格子整合したInGaAsの第2の半 導体層(22)、1nPの第3の半導体層
- (23)を有機金属気相成長法で連続して結晶成 長してダブルヘテロ構造の半導体装置を製造する 方法において、

上配第2の半導体層(22)を、結晶成長速度 が2.5 μm / Hr以下で、かつ、Asの化合物原料 の気相中のモル比が2.5 × 1 0 **以下で成長させ る工程を含むことを特徴とする半導体装置の製造 方法。

(2) 上記第2の半導体層(22)を、Asの化 合物原料の気相中のモル比と、皿族の化合物原料

の気相中のモル比との比を1.6以下にして成長さ せることを特徴とする請求項1記載の半導体装置 の製造方法。

(3) 上記第2の半導体層(22)は、Pを含む 層であることを特徴とする請求項Ⅰ記載の半導体 装備の製造方法。

3. 発明の詳細な説明

(概要)

化合物半導体、特にInP系のエピタキシャル ウェハを有機金属気相成長(MOVPE)法で製 造する方法に関し、

In GaAs (又はIn GaAsP) 層の結晶 性、及び該層とInP層との界面状態を改善する ことにより、暗電流や微分効率等の電気的特性が 良好な半導体装置を製造することを目的とし、

InP単結晶基板上に、結晶成長されたInP の第1の半導体層、該基板と格子整合したInG a A s の第2の半導体層、In P の第3の半導体

特開平4-177881 (2)

層のうち、第2の半導体層を成長するに際し、結晶成長速度が2.5 μ m /Hr以下で、かつ、A s の化合物原料の気相中のモル比が2.5 × 1 0 ⁻³以下で成長させる工程を含む。又、第2の半導体層を、A s の化合物原料の気相中のモル比と、皿族の化合物原料の気相中のモル比との比を16以下にして成長させる。

(産業上の利用分野)

本発明は、化合物半導体、特にInP系のエピタキシャルウェハをMOVPE法で製造する方法に関する。

例えば光ファイバを用いた光通信には発光素子及び受光素子が使用されるが、これら発光素子及び受光素子には化合物半導体、特にInP系のエピタキシャルウェハが用いられる。従来、エピタキシャルウエハの製造には液相成長(LPE)法が用いられてきたが、最近では、糠厚の均一性や大面積化の必要からMOVPEが実用化されつつある。

を 5 0 torr~100 torrとする。このような条件において、In P 蒸板上にIn P バッファ層、基板と格子整合したIn G a A s 層、In G a A s P パッファ層、In P 層を成長してダブルヘテロ構造のウェハを製造する。

特に、 $InGaAs MEの結晶成長速度(Rg)は4 <math>\mu$ m $/Hr\sim6 \mu$ m /Hr, 気相中のAsH。のモル比は $4\times10^{-3}\sim6\times10^{-3}$ である。このような成長条件のもとで製造されたエピタキシャルウェハを用いてアパランシェホトダイオードを構成した場合、ブレークダウン電圧の 90%の電圧を印加したときの暗電流は百数十nAである。

一方、受光素子であるPINホトダイオードに用いられるエピタキシャルウェハをMOVPE法で製造する場合、APDの場合と同じ原料を用い、成長温度、成長圧力もAPDの場合と同じにし、InP基板上にInPバッファ層、基板と格子整合したInGaAs層、InGaAsPバッファ層、InP層を成長してダブルヘテロ構造のウェハを製造する。特に、InGaAs層のRgはA

そこで、MOVPE法で製造されたウェハを用いてもLPE法で製造されたウェハを用いた場合と同等又はそれ以上の素子特性を得る必要がある。 が、実際にはMOVPE法で製造されたウェ流がある。 が、実際にはMOVPE法で製造されたウェ流がある。 受光素子に用いた場合は後述のように暗電流がのように暗電流がある。 受光素子に用いた場合はは十分な出力電流を得ることができない。一方、発光素子に用いた場合には十分な出力に対した。ことができない。タキンキルウェハ、又、十分な微分効率のエピタキシャルウェハを製造する必要がある。

〔従来の技術〕

例えば受光素子であるアバランシェホトダイオード(APD)に用いられるエピタキシャルウェハをMOVPE法で製造する場合、トリメチルインジウム(TM1)、トリエチルガリウム(TEG)、アルシン(AsH。)、ホスフイン(PH。)を夫々In. Ga. As. Pの原料として用い、成長温度を590 ℃~650 ℃、成長圧力

P D の場合と同じ $4 \mu m$ $/Hr \sim 6 \mu m$ /Hr. 気相中の A s H 。のモル比は $4 \times 1 0$ $^{-3} \sim 6 \times 1 0$ $^{-3}$ である。このような成長条件のもとで製造されたエピタキシャルウェハを用いて P 1 N ホトダイオードを構成した場合、 5 V 逆方向電圧を印加したときの暗電流は 2 n A である。

(発明が解決しようとする課題)

従来装置は、InGaAs層の成長速度及及で及及速度及びででなるAPDの暗電流が百数十nA(10nA以下のででででですましい)、PINホトダイオードの暗電流が2nA(0.1nA以下であることが望ましい)というようにLPE法でエピタキシャインを製造した場合よりも夫々かなり力電流が2元とができず、実用化が困難である問題点があった。又、半導体レーザに用いられるエピタキやにいって製造しているので、十分な微分効率を得るこ

とができない問題点があった。

このような問題点を生じるのは、後で詳述する如く、理由は明確でないが、前述の成長条件を用いて成長を行なうと、InGaAs(又はInGaAsP)層の結晶性、及び該層とInP層との界面状態が悪化するためと考えられる。

本発明は、In GaAs(文はIn GaAs P)層の結晶性、及び該層とIn P層との界面状態を改善することにより、暗電流や微分効率等の電気的特性が良好な半導体装置の製造方法を提供することを目的とする。

(課題を解決するための手段)

第1図は本発明の原理図を示す。同図(A)は結晶成長速度及びAsの化合物原料の気相中のモル比と、暗電流との関係を示す特性図、同図(B)は本発明方法によって製造された半導体装置の構成図である。上記問題点は、同図(A)に示す如く、1nP単結晶基板20上に、少なくとも1nPの第1の半導体層21、該基板20と格

(実施例)

第2図は本発明方法によって製造されたPINホトダイオードの構成図を示す。第2図中、1はn-InP基板、2はn-InPバッファ層、3はn--InPキャップ層、5は窒化珪素膜、6は2n拡散によるP・

子整合した「n C a A s の半導体層 2 2 . I n P で a A s の半導体層 2 2 . I n P で 第 3 の半導体層 2 3 を有機金属気相成長 長法で体 2 3 を有機金属気相成の半導体 6 0 で が 2 5 で が 2 0 で は 2 2 を が 2 5 で な 2 2 を 特徴 と する 2 2 を が 8 2 の 化合物原料の 5 4 年の で な 2 2 を 、 A s の 化合物原料の 5 4 中の で が 2 5 で な に な 2 2 を 、 A s の 化合物原料の 5 4 中の で が 1 6 以下に は 5 と する 2 2 を 、 A s の 化合物原料の 5 4 中の で か 2 2 を 、 C 6 物原料の 5 4 中の で 1 6 以下に して 成長させる。

(作用)

モル比を前述のように設定すると、成長が「nGaAsの第2の半導体層22から「nPの第3の半導体層23に切換る時にその界面に「n-AsxP_{1-x}のような中間層(残留又は反応管などに付着したAsの量に依存して厚く、格子不正も大きくなると思われる)が形成されないと考え

- In P層、7 はp電極、8 はn電極であり、P I Nホトダイオードを構成する。なお、構造上は従来のものと同じである。ここで、p電極7に負電圧、n電極8に正電圧を印加し、成長条件に対する暗電流を測定した結果を第3回及び第4回に示す。

第3図はIn CaAs 層3の成長速度(Rg)と暗電流(Id)との関係を気相中のAs H。のモル比(X *****)をパラメータとしてブロットしたもの、第4図はAs H。のモル比(X *****)と暗電流(Id)との関係をIn CaAs 層3の成長速度(Rg)をパラメータとしてブロットしたものである。PINホトダイオードではその性能上、暗電流は0.1 n A以下であることが望ましいとされるが、このような望ましい値を得るには、第3図、第4図より明らかな如く、In CaAs 層3のRgが2.5 μm / Hr以下で、かつ、As H,のモル比(X *****)が2.5 × 1 0 - 3 以下であることがわかる。

そこで、本発明では、MOVPE法でエピタキ

シャルウェハを製造する際の成長条件として、「 n G a A s 層 3 の R g を 2.5 μm / Hr以下、 A s の化合物原料の気相中のモル比を2.5 × 1 0 - 3以 下とする。なお、成長圧力は76 torr, 成長温度 は630 ℃とする。この場合、理由は明確でないが、 AsH: のモル比 (X_{A**}2) が必要以上に大きい と気相中に残留するAs化合物(AsHょ)や、 リアクタ(反応管)及びサセプタ等に付着した Asが再離脱し、成長がInGaAs層3から1 n P層 4 に切換る時に中間層 (In As x P (1-1) が A s の量に依存して厚く形成され、こ の中間層によって格子不正が大きくなるからと思 われる。このため、本発明は、ASH』のモル比 を必要以上に大きくとらず、2.5 × 10 13以下に 設定してInGaAs層3とInPキャップ層4 との界面に中間層を形成しないようにして、界面 状態を改善する。一方、Rgが必要以上に大きい とInGaAs層3の結晶性が悪化するので、本 発明はRgを2.5 μm / Hr以下にする。このとき、

.

合物原料(InとGa)のモル比(Xェ)との比(Xxxxx/Xェ)が大きいと皿族の化合物原料の 室格子等の欠陥が多く生成されると思われるので、 この欠陥を少なくするためには、成長表面からの いわゆるAs 抜けによる欠陥を生じない範囲で Xxxxx/Xェを14と小さくする。

このように、本発明では In CaAs 層 3 の R gを2.5 μm / Hr以下で、かつ、As の化合物 原料の気相中のモル比を2.5 × 1 0 つ以下にする ことにより、 In GaAs 層 3 の結晶性、 及び In GaAs 層 3 と In P層 4 との界面状態を改善できるので、これらの相乗作用により、 暗電流を 0.1 n A以下にでき、弱い光を受けた時にでも十分な出力電流を取出すことができる。

以上の実施例はPINホトダイオードの場合であるが、アバランシェホトダイオード(APD)の場合もPINホトダイオードの場合に準じた考え方でよい。第5図は本発明方法によって製造されたAPDの構成図を示し、同図中、第2図と同一構成部分には同一番号を付してその説明を省略

する。第5図中、4aはパイルアップ防止のためのInCaAsPバッファ層、4bはn・-InP層、4cはn-InP増倍層、6aはガードリング、9は無反射コートであり、APDを構成する。なお、構造上は従来のものと同じである。

気相中のAsH,のモル比(X,,,,)と皿族の化

中間層が形成されないと考えられ、又、 In GaAs 層 3 の結晶性を改善できると考えられる。この場合、Rg 及び X x s x x を夫々前記の1/2 にすると、暗電流を更に小さくすることができる。

更に他の実施例として、第6図に示す半導体 レーザがあるが、この場合のエピタキシャルウェ ハの製造についても前述の実施例と同様の考え方 でよい。第6図中、10はp-1nP基板、11 はp-InPパッファ簡、12はInGaAsP 活性層、13はn-lnPクラッド層であり、 造上は従来のものと同じである。その製造に際し、 In GaAs P活性層 1 2 (波長は1.3 μm) の 成長を成長温度630 °C, 成長圧力76 torr, Rg = 1.5 μ m /Hr. X ABH = 5.9 \times 1 0 $^{-4}$, X ABH 2 /XII = 8.3 の諸条件で行ない、成長後のウェハ をストライプ状にメサエッチ後、従来と同様にし PE法で埋込み、その後素子化する。このように して製造された半導体レーザの微分効率は従来例 に比して 2 5 % 程度改善され、 0.2 mW/mA程度の ものが得られた。このように前述の各実施例と同

様の考え方に基づく成長条件で成長した場合、 In GaAs P層12とIn P層13との界面状態が前述の実施例のように改善され、この界面でのパワーロスが少なくなるためと考えられる。

なお、As化合物としてターシャルプチルアルシン(TBA)を用いると分解率が高くなるので、AsH。の代りにこのTBAを用いてもよい。TBAを用いると、更に気相中のモル比Xτ® を下げることができ、更に暗電流を下げることができる。

〔発明の効果〕

以上説明した如く、本発明によれば、 I n G a A s 層を、 R g が 2.5 μ m /Hr以下で、かつ、 A s の化合物原料の気相中のモル比が 2.5 × 1 0 - 3以下で成長させているため、 I n G a A s の結晶性、及びこれら 2 層の界面状態を改善でき、これらの相乗作用により A P D や P I N ホトダイオードでは従来例よりも暗電流を小さくでき、 又、半導体レーザでは従来例よりも効率の高いものを

得ることができる。

4. 図面の簡単な説明

第1図は本発明の原理図、

第2図は本発明によって製造されたPINホト ダイオードの構成図、

第3図はPINホトダイオードのRg対暗電流 特性図、

第4図はPINホトダイオードのX дан 2対暗電 流特性図、

第5図は本発明によって製造されたAPDの機 成図、

第6図は本発明によって製造された半導体レー ザの構成図である。

図において、

1,10はInP基板、

2. 11は1nPバッファ層、

3 tl n G a A s R.

4はJnPキャップ層、

4 aはInGaAsPバッファ層、

4 b, 4 c, 6, 1 l, 1 3 は l n P 層 、

5 は窒化珪素膜、

7 は p 電循、

8 は n 電 極 、

9 は無反射コート、

12はInGaAsP活性層、


20は1nP単結晶基板、

2 1 は I n P の第 1 の 半導体層 、

2 2 は In Ga, As の第 2 の半導体層、

2 3 は 1 n P の第 3 の半導体層

を示す。



-416 -

特開平4-177881 (フ)

第1頁の続き

⑩発 明 者 今 川 伸 次 山梨県中巨摩郡昭和町紙渡阿原1000番地 株式会社富士通

山梨エレクトロニクス内